synplify

Synplify、Synplify Pro和Synplify Premier是Synplicity(Synopsys公司于2008年收购了Synplicity公司)公司提供的专门针对FPGA和CPLD实现的逻辑综合工具,Synplicity的工具涵盖了可编程逻辑器件(FPGAs、PLDs和CPLDs)的综合,验证,调试,物理综合及原型验证等领域。

Dataquest的EDA市场统计数据显示,Synplicity的FPGA综合工具已经连续5年在综合软件市场中排名第一。根据最新市场占有率数据显示,Synplicity在2004年的全球FPGA市场占有率以绝对领先的67%,遥遥领先第二位的26%。在高端FPGA市场,Synplicity的优势更为明组赠洒显,保持着绝对市场占有率。同时,使用Synplicity的综合台喇习工具,比传统的综合工具快5~10倍,所有产品都支持业界标准设计语言(VHDL和Verilog)并且能够应用于最多的通用操作系统之上。其客户也遍布于通讯、半导体、航空/航天、计算机和军事电子等诸多领域,如:Philips,Agilent,Cisco,Lockheed,GE,Siemens,Lucent,Ericsson,Huawei,ZTE,UTStarcom等全球几千家用户。

Synplify Pro是高性能的FPGA综合工具,为复杂可编程逻辑设计提供了优秀的HDL综合解决方案,它包含了BEST算法对设计进行整体优化;自动对关键路径做Retiming,可以提高性能高达25%;支持VHDL和Verilog的混合设计输入,并支持网表*.edn文件的输入;增强了对System Verilog的支持;Pipeline功能提高了乘法器和ROM的性能;有限状态机优化器可以自动找到最优的编码方法;在timing报告和RTL视图及RTL源代码之间进行交互索引;自动识别RAM,避免了繁复的RAM例化。

Synplify Premier是功能超强的FPGA综合环境。Synplify Premier不仅集成了Synplify Pro所有的优化选项,包括BEST算法、Resource Sharing,Retiming和Cross-Probing等等。更集成了专利的Graph-Based Physical Synthesis综合技术,并提供Floor Plan选项,是业界领先的FPGA物理综合解决方案,能把高端FPGA性能发挥到最好;从而可以轻松应对复杂的高端FPGA设计和单芯片ASIC 原型验证。这些特有的功能包括:全面兼容ASIC代码;支持Gated Clock的转换;支持Design Ware的转换。同时,因为整合了在线调试工具Identify,极大的方便了用户进行软硬件协同悼才乘阀仿真,确保设计一灶探纸希次成功,从而大大缩短了整个软硬件开发和调试的周期。Identify是唯一的RTL级调试工具,能够在FPGA运行时对其进行实时调试,加快整个FPGA验证的速度。Identify软件有Instrumentor和Debugger两部分。在调试前,通过Instrumentor设定需要观测的信号和断点信息,然后进行综合,布局布线试项朵。最后,通过Debugger进行在线调试。Synplify Premier HDL Analyst提供优秀的代码优化和图形化分析调试界面;Certify 确保客户在使用多片FPGA进行ASIC/SoC验证时快速而高效地完成工作;Synopsys 又推出了基于DSP算法的代码产生和综合工具Synplify DSP,架起了算法验证和RTL代码实现之间的桥梁;HAPS是估凶霸高性能的ASIC原型验证系统,大大减少了一次流片成功的风险及节省了产品推向享婶市场时间。

相关词汇