SIMM

单列直插式内存模块single in-line memory module,缩写SIMM)是一种在20世纪80年代初到90年代后期在计算机中使用的包含随机存取存储器的内存模块。它与现今最常见的双列直插式内存模块(DIMM)不同之处在于,SIMM模块两侧的触点是冗余的。SIMM根据JEDEC JESD-21C标准进行了标准化。

大多数早期PC主板(基于8088的PC、XT、和早期AT)采用面向DRAM的插座式双列直插封装(DIP)芯片。随着计算机内存容量的增长,内存模块被用于节约主板空间和简化内存扩展。相比插入八、九个DIP芯片,只需插入一个内存模块就能增加计算机的内存。

单列直插式内存模块single in-line memory module,缩写SIMM)是一种在20世纪80年跨榜愚多代初到90年代后期在计算机中使用的包含随机存取存储器的内存模块。它与现今最常见的双列直插式内存模块(DIMM)不同之处在于,SIMM模块两侧的触点是冗余的。SIMM根据JEDECJESD-21C标准进行了标才炼白晚准化。

大多数早期PC主板(基于8088的PC、XT、和早期AT)采用面向DRAM的插座式双列直插封装(DIP)芯片。随着计算机内影柜您存容量的增长,内存模块被用于节约主板空间和简达企套化内婚和提存扩展。相比插入八、九个DIP芯片,只需插入一个内存模块就能增加计算机的内存。

30针SIMM有12个地址行,它可以提供总计24个地址比特。对于8位数据宽度,则奇偶校验和非奇偶校验模块的绝对最大容量为16 MB(额外的冗余比特芯片通常对可用容量无贡献)。签员盼

针脚 #

名称

信号说明

针脚 #

名称

信号说明

1

VCC

+5 VDC

16

DQ4

Data 4

2

/CAS

Column Address Strobe

17

A8

Address 8

3

DQ0

Data 0

18

A9

Address 9

4

A0

Address 0

19

A10

Address 10

5

A1

Address 1

20

DQ5

Data 5

6

DQ1

Data 1

21

/WE

Write Enable

7

A2

Address 2

22

VSS

Ground

8

A3

Address 3

23

DQ6

Data 6

9

VSS

Ground

24

A11

Address 11

10

DQ2

Data 2

25

DQ7

Data 7

11

A4

Address 4

26

QP

Data parity out

12

A5

Address 5

27

/RAS

Row Address Strobe

13

DQ3

Data 3

28

/CASP

Parity Column Address Strobe

14

A6

Address 6

29

DP

Data parity in

15

A7

Address 7

30

VCC

+5 VDC

针脚26、28和29在非奇偶校验SIMM上不连通。

标准大小:1 MB、2 MB、4 MB、8 MB、16 MB、32 MB、64 MB、128 MB(标准也定义了有额外地址行且最高2 GB的3.3 V模块)

采用12个地址线,可以提供总计24个地址比特,两个芯片Rank,以及32位数据输出,绝对最大容量为2= 128 MB。

针脚 #

名称

信号说明

针脚 #

名称

信号说明

1

VSS

Ground

37

MDP1

Data Parity 1 (MD8..15)

2

MD0

Data 0

38

MDP3

Data Parity 3 (MD24..31)

3

MD16

Data 16

39

VSS

Ground

4

MD1

Data 1

40

/CAS0

Column Address Strobe 0

5

MD17

Data 17

41

/CAS2

Column Address Strobe 2

6

MD2

Data 2

42

/CAS3

Column Address Strobe 3

7

MD18

Data 18

43

/CAS1

Column Address Strobe 1

8

MD3

Data 3

44

/RAS0

Row Address Strobe 0

9

MD19

Data 19

45

/RAS1

Row Address Strobe 1

10

VCC

+5 VDC

46

NC

Not Connected

11

NU [PD5]

Not Used [Presence Detect 5 (3v3)]

47

/WE

Read/Write Enable

12

MA0

Address 0

48

NC [/ECC]

Not Connected [ECC presence (if grounded) (3v3)]

13

MA1

Address 1

49

MD8

Data 8

14

MA2

Address 2

50

MD24

Data 24

15

MA3

Address 3

51

MD9

Data 9

16

MA4

Address 4

52

MD25

Data 25

17

MA5

Address 5

53

MD10

Data 10

18

MA6

Address 6

54

MD26

Data 26

19

MA10

Address 10

55

MD11

Data 11

20

MD4

Data 4

56

MD27

Data 27

21

MD20

Data 20

57

MD12

Data 12

22

MD5

Data 5

58

MD28

Data 28

23

MD21

Data 21

59

VCC

+5 VDC

24

MD6

Data 6

60

MD29

Data 29

25

MD22

Data 22

61

MD13

Data 13

26

MD7

Data 7

62

MD30

Data 30

27

MD23

Data 23

63

MD14

Data 14

28

MA7

Address 7

64

MD31

Data 31

29

MA11

Address 11

65

MD15

Data 15

30

VCC

+5 VDC

66

NC [/EDO]

Not Connected [EDO presence (if grounded) (3v3)]

31

MA8

Address 8

67

PD1

Presence Detect 1

32

MA9

Address 9

68

PD2

Presence Detect 2

33

/RAS3

Row Address Strobe 3

69

PD3

Presence Detect 3

34

/RAS2

Row Address Strobe 2

70

PD4

Presence Detect 4

35

MDP2

Data Parity 2 (MD16..23)

71

NC [PD (ref)]

Not Connected [Presence Detect (ref) (3v3)]

36

MDP0

Data Parity 0 (MD0..7)

72

VSS

Ground

针脚35、36、37和38在非奇偶校验SIMM上不连通。

/RAS1和/RAS3仅在双rank SIMM上使用:即2、8、32和128 MB。

这些线路仅在3.3V模块上定义。

存在检测信号详见JEDEC标准。

Great Valley Products用于CommodoreAmiga的多款CPU卡使用特殊的64针SIMM(32位宽,1、4或16 MB,60 ns)。

苹果公司Macintosh IIfx计算机中使用双端口64针SIMM,这允许重叠的读/写周期(1、4、8、16 MB,80 ns)。

针脚 #

名称

信号说明

针脚 #

名称

信号说明

1

GND

Ground

33

Q4

Data output bus, bit 4

2

NC

Not connected

34

/W4

Write-enable input for RAM IC 4

3

+5V

+5volts

35

A8

Address bus, bit 8

4

+5V

+5volts

36

NC

Not connected

5

/CAS

Column address strobe

37

A9

Address bus, bit 9

6

D0

Data input bus, bit 0

38

A10

Address bus, bit 10

7

Q0

Data output bus, bit 0

39

A11

Address bus, bit 11

8

/W0

Write-enable input for RAM IC 0

40

D5

Data input bus, bit 5

9

A0

Address bus, bit 0

41

Q5

Data output bus, bit 5

10

NC

Not connected

42

/W5

Write-enable input for RAM IC 5

11

A1

Address bus, bit 1

43

NC

Not connected

12

D1

Data input bus, bit 1

44

NC

Not connected

13

Q1

Data output bus, bit 1

45

GND

Ground

14

/W1

Write-enable input for RAM IC 1

46

D6

Data input bus, bit 6

15

A2

Address bus, bit 2

47

Q6

Data output bus, bit 6

16

NC

Not connected

48

/W6

Write-enable input for RAM IC 6

17

A3

Address bus, bit 3

49

NC

Not connected

18

GND

Ground

50

D7

Data input bus, bit 7

19

GND

Ground

51

Q7

Data output bus, bit 7

20

D2

Data input bus, bit 2

52

/W7

Write-enable input for RAM IC 7

21

Q2

Data output bus, bit 2

53

/QB

Reserved (parity)

22

/W2

Write-enable input for RAM IC 2

54

NC

Not connected

23

A4

Address bus, bit 4

55

/RAS

Row address strobe

24

NC

Not connected

56

NC

Not connected

25

A5

Address bus, bit 5

57

NC

Not connected

26

D3

Data input bus, bit 3

58

Q

Parity-check output

27

Q3

Data output bus, bit 3

59

/WWP

Write wrong parity

28

/W3

Write-enable input for RAM IC 3

60

PDCI

Parity daisy-chain input

29

A6

Address bus, bit 6

61

+5V

+5volts

30

NC

Not connected

62

+5V

+5volts

31

A7

Address bus, bit 7

63

PDCO

Parity daisy-chain output

32

D4

Data input bus, bit 4

64

GND

Ground

72针SIMM采用非标准的存在检测(PD)连接。

双列直插封装(DIP)

双列直插封装(SIP)

Zig-zag in-line package(ZIP)

双列直插式内存模块(DIMM)

相关词汇